(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平6-275794

(43)公開日 平成6年(1994)9月30日

(51)Int-CL ⁵ H 0 I L		識別記号		庁內整理番号	F I	技術表示箇所
	21/60 27/04	301	E	6918—4M 8427—4M 8427—4M		
				7210—4M		27/10 325 Q 未請求 請求項の数4 OL (全 10 頁)
(21)出顯番号		特題平5-58725			(71)出願人	松下電器產業株式会社
(22)出蹟日		平成 5 年(1993) 3 月18日			(72)発明者	大阪府門真市大字門真1006番地 岡田 昌三 大阪府門真市大字門真1006番地 松下電器 童業株式会社内
					(72)発明者	橋本 伸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
					(72)発明者	松本 晋 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
					(74)代理人	弁理士 宮井 啖夫 最終頁に続く


(54)【発明の名称】 半導体記憶装置およびその製造方法

(57)【要約】

【目的】 チップの小面積化を容易にした半導体記憶装置を提供する。

【構成】 半導体チップ主面上に設けられた複数のメモリセルおよび複数のトランジスタの上部を含む領域にボンデングパッド10b、13bが位置し、そのボンデングパッド10b、13bが複数レベルの配線層の上部配線層10a、13aの一部で積層形成されており、積層形成されたボンデングパッド10b、13bの周辺部で行っている。

【効果】 ボンデングパッドを活生領域上に設けた構造 にすることにより、チップの小面積化を実現することが できる。





【特許請求の範囲】

【請求項1】 複数のメモリセルおよび前記メモリセル の周辺に位置する複数のトランジスタを有する半導体基 板と、前記メモリセルおよび前記複数のトランジスタの。 一部に接続された複数の第1レベル配線層と、前記第1 レベル配線圏の上方に位置する第2レベル以降の複数の 配線層と、最上レベル配線層と同一層で形成された複数 のボンデングバッドとを備えた半導体記憶装置であっ τ.

1

前記メモリセルは前記複数のトランジスタと同時に形成 10 されたスイッチングトランジスタを有しており、前記ス イッチングトランジスタの一部と前記複数のトランジス タの一部は前記第1レベル配線層で接続されており、前 記第1レベル配線層上部に位置する前記複数の第2レベ ル以降の配線層の各々が各レベル配線層直下の配線層の 一部に接続されており、

前記複数のボンデングパッドの各々が少なくとも前記復 数のメモリセルおよび前記複数のトランジスタの一部を 含む領域の上部に位置することを特徴とする半導体記憶 装置。

【請求項2】 複数のメモリセルおよび前記メモリセル の周辺に位置する複数のトランジスタを有する半導体基 板と、前記メモリセルおよび前記複数のトランジスタの 一部に接続された複数の第1レベル配線層と、前記第1 レベル配線層の上方に位置する2層以上の第2レベル以 降の複数の配線層と、前記第2レベル以降の各々の配線 層と同一層で積層形成された複数のポンデングパッドと を備えた半導体記憶装置であって、

前記メモリセルは前記複数のトランジスタと同時に形成 イッチングトランジスタの一部と前記複数のトランジス タの一部は前記第1レベル配線層で接続されており、前 記第1レベル配線層上部に位置する前記複数の第2レベ ル以降の配線層の各々が各レベル配線層直下の配線層の 一部に接続されており、

前記複数のボンデングパッドの各々が少なくとも前記複 数のメモリセルおよび前記複数のトランジスタの一部を 含む領域の上部に位置し、積層形成された各ポンデング パッド間がボンデングパッド全面で上下方向にコンタク トされたことを特徴とする半導体記憶装置。

【請求項3】 複数のメモリセルおよび前記メモリセル の周辺に位置する複数のトランジスタを有する半導体基 板と、前記メモリセルおよび前記複数のトランジスタの 一部に接続された複数の第1レベル配線層と、前記第1 レベル配線層の上方に位置する2層以上の第2レベル以 降の複数の配線層と、前記第2レベル以降の各々の配線 **層と同一層で積層形成された複数のボンデングバッドと** を備えた半導体記憶装置であって、

前記メモリセルは前記複数のトランジスタと同時に形成

イッチングトランジスタの一部と前記複数のトランジス タの一部は前記第1レベル配線層で接続されており、前 記第1レベル配線層上部に位置する前記複数の第2レベ ル以降の配線層の各々が各レベル配線層直下の配線層の 一部に接続されており、

前記複数のボンデングパッドの各々が少なくとも前記複 数のメモリセルおよび前記複数のトランジスタの一部を 含む領域の上部に位置し、積層形成された各ポンデング パッド間がボンデングパッド周辺部で上下方向にコンタ クトされたことを特徴とする半導体記憶装置。

【請求項4】 複数のメモリセルおよび前記メモリセル の周辺に位置する複数のトランジスタを有する半導体基 板と、前記メモリセルおよび前記複数のトランジスタの 一部に接続された複数の第1レベル配線層と、前記第1 レベル配線層の上方に位置する第2レベル以降の複数の 配線層と、最上レベル配線層と同一層に形成された複数 のポンデングバッドとを備えた半導体記憶装置を製造す る方法であって、

前記メモリセルおよび前記トランジスタを形成する工程 20

前記トランジスタおよび前記メモリセル内のスイッチン グトランジスタの一部に接続された前記第1レベル配線 層を形成する工程と、

前記第1レベル配線層上部に前記第2レベル以降の配線 層を、各々の配線層が各レベル配線層直下の配線層の一 部に接続されるように繰り返し形成する工程と、

少なくとも前記複数のメモリセルおよび前記複数のトラ ンジスタの一部を含む領域の上部に前記複数のポンデン グバッドを前記第2レベル以降の配線層の最上レベル配 されたスイッチングトランジスタを有しており、前記ス 30 線層で同時に形成する工程とを含む半導体記憶装置の製 造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体記憶装置およ びその製造方法に関し、特に半導体基板主面上に設けら れたボンデングバッドに関するものである。

【従来の技術】従来、半導体記憶装置では、図9(a) に示すように、チップの外部と信号をやり取りするため の複数のボンデングパッド64を半導体チップ主要面6 1の周辺部、すなわちメモリセル領域62および周辺回 路額域63の周辺部に配置するのが一般であった。しか し、最近では図9(り)に示すように、小チップ化や高 性能化のためにポンデングバッド64を半導体チップ主 要面61の中央部に配置したLOC型のバッケージも提 案されている(日本国特許出願 昭和61-3206 6. 優先權主張 1985年4月18日、IBM)。 【0003】図10は、従来のボンデングパッドの配置 でメモリセル領域に1つのスタックトキャパシタと1つ されたスイッチングトランジスタを有しており、前記ス 50 のスイッチングトランジスタとで構成されるDRAMの

メモリセルを形成した場合の構造断面図である。図1() において、A、はメモリセル領域、A、は周辺回路領 域、A。はボンデングパッド領域である。71aはメモ リセル領域A。のスイッチングトランジスタ、7~)りは 周辺回路領域A2のトランジスタ、72はポリサイド等 の導電体膜で形成されたビット線、73はスタックトキ ャパシタの下部電極、74はスタックトキャパシタ82 の容量絶縁膜、75はスタックトキャパシタ82の上部 電極である。

【0004】76はコンタクトホール、77aは第1レ 10 ベル配線層、770は第1レベル配線層778で形成さ れたボンデングバッド、78は層間絶縁膜、79はコン タクトホール、80 a は第2 レベル配線層、80 b は第 2レベル配線層80aで形成されたボンデングバッド、 81は表面保護膜、83はボンデングバッド80bのコ ンタクトホール、84は層間絶縁膜である。

【() () () 5 】 同図において、第1レベル配線層77 a は 下部電極73と容量絶縁膜74と上部電極75で構成さ れるスタックトキャパシタ82を形成した上部に形成さ スタ71aの一部と、周辺回路領域A,のトランジスタ 71bの一部と、ビット線72の一部と、スタックトキ ャパシタ82の上部電極75に接続されている。

【0006】また、第2レベル配線層80aは第1レベ ル配線層77aの上部に、また第2レベル配線層8()a で形成されたボンデングバッド80bは第1レベル配線 層77aで形成されたボンデングパッド77hの上部に 形成されており、第2レベル配線圏80 aの各々は第1 レベル配線層778の一部に接続されている。とのよう に従来の構造では、半導体チップ外部と信号をやり取り するためのボンデングバッドをメモリセル領域および周 辺回路領域以外の半導体チップ主要面周辺部または半導 体チップ主要面中央部に配置するのが通常であった。

[0007]

【発明が解決しようとする課題】しかしながら、上記の 従来の構成では、メモリセル領域A、および周辺回路領 域A、以外にボンデングパッド80bを形成するボンデ ングバッド領域A。が必要になるため、半導体チップの 小面積化という点で課題を有していた。この発明は、上 精化が実現できる半導体記憶装置およびその製造方法を 提供することを目的とする。

[0008]

【課題を解決するための手段】この発明は、複数のボン デングパッドの各々を少なくとも複数のメモリセルおよ び複数のトランジスタの一部を含む領域の上部に配置し た構成を特徴とするものである。つまり、請求項1記載 の半導体記憶装置は、複数のメモリセルおよびメモリセ ルの周辺に位置する複数のトランジスタを有する半導体 基板と、メモリセルおよび複数のトランジスタの一部に 50 周辺部で上下方向にコンタクトされたことを特徴として

接続された複数の第1レベル配線層と、第1レベル配線 層の上方に位置する第2レベル以降の複数の配線層と、 最上レベル配線層と同一層で形成された複数のボンデン グバッドとを備えた半導体記憶装置であって、メモリセ ルは複数のトランジスタと同時に形成されたスイッチン グトランジスタを有しており、スイッチングトランジス タの一部と複数のトランジスタの一部は第1レベル配線 層で接続されており、第1レベル配線層上部に位置する 複数の第2レベル以降の配線層の各々が各レベル配線層 直下の配線層の一部に接続されており、複数のボンデン グバッドの各々が少なくとも複数のメモリセルおよび複 数のトランジスタの一部を含む領域の上部に位置するこ とを特徴としている。

【0009】請求項2記載の半導体記憶装置は、複数の メモリセルおよびメモリセルの周辺に位置する複数のト ランジスタを有する半導体基板と、メモリセルおよび復 数のトランジスタの一部に接続された複数の第1レベル 配線層と、第1レベル配線層の上方に位置する2層以上 の第2レベル以降の複数の配線層と、第2レベル以降の れており、メモリセル領域A、のスイッチングトランジ 20 各々の配線層と同一層で積層形成された複数のポンデン グバッドとを備えた半導体記憶装置であって、メモリセ ルは複数のトランジスタと同時に形成されたスイッチン グトランジスタを有しており、スイッチングトランジス タの一部と複数のトランジスタの一部は第1レベル配線 層で接続されており、第1レベル配線層上部に位置する 複数の第2 レベル以降の配線層の各々が各レベル配線層 直下の配線層の一部に接続されており、複数のボンデン グバッドの各々が少なくとも複数のメモリセルおよび複 数のトランジスタの一部を含む領域の上部に位置し、積 30 層形成された各ボンデングバッド間がボンデングバッド 全面で上下方向にコンタクトされたことを特徴としてい

【0010】請求項3記載の半導体記憶装置は、複数の メモリセルおよびメモリセルの周辺に位置する複数のト ランジスタを有する半導体基板と、メモリセルおよび複 数のトランジスタの一部に接続された複数の第1レベル 配線層と、第1レベル配線層の上方に位置する2層以上 の第2レベル以降の複数の配線層と、第2レベル以降の 各々の配線層と同一層で積層形成された複数のボンデン 記の従来の課題を解決するもので、半導体チップの小面(40)グバッドとを備えた半導体記憶装置であって、メモリセ ルは複数のトランジスタと同時に形成されたスイッチン グトランジスタを有しており、スイッチングトランジス タの一部と複数のトランジスタの一部は第1レベル配線 層で接続されており、第1レベル配線層上部に位置する 複数の第2レベル以降の配線層の各々が各レベル配線層 直下の配線層の一部に接続されており、複数のポンデン グバッドの各々が少なくとも複数のメモリセルおよび複 数のトランジスタの一部を含む領域の上部に位置し、積 層形成された各ボンデングバッド間がボンデングバッド 5

いる。

【0011】請求項4記載の半導体記憶装置の製造方法 は、複数のメモリセルおよびメモリセルの周辺に位置す る複数のトランジスタを有する半導体基板と、メモリセ ルおよび複数のトランジスタの一部に接続された複数の 第1レベル配線層と、第1レベル配線層の上方に位置す る第2レベル以降の複数の配線層と、最上レベル配線層 と同一層に形成された複数のボンデングパッドとを備え た半導体記憶装置を製造する方法であって、メモリセル およびトランジスタを形成する工程と、トランジスタお 10 電極5の一部に接続されている。また、第2レベル配線 よびメモリセル内のスイッチングトランジスタの一部に 接続された第1レベル配線層を形成する工程と、第1レ ベル配線層上部に第2レベル以降の配線層を、各々の配 線層が各レベル配線層直下の配線層の一部に接続される ように繰り返し形成する工程と、少なくとも複数のメモ リセルおよび複数のトランジスタの一部を含む領域の上 部に複数のボンデングパッドを第2レベル以降の配線層 の最上レベル配線層で同時に形成する工程とを含むもの である。

[0012]

【作用】この発明はこの構成によって、ボンデングバッ ドを少なくとも複数のメモリセルおよび複数のトランジ スタの一部を含む領域の上部に配置できるので、従来用 いていたボンデングパッドを形成するための領域が不要 になり、このため半導体チップの小面積化が実現でき る。またボンデングパッドを複数レベルの配線層で積層 形成した場合、ボンデングバッドの膜厚が厚くなるの で、ボンデング時の衝撃によって発生するボンデングバ ッド下部の層間絶縁膜の損傷を緩和することができる。 グバッド周辺部のみで接続する構造にした場合。ポンデ ングバッドの膜厚がさらに厚くなるので前記層間絶縁膜 の損傷がさらに緩和される。

[0013]

【実施例】以下この発明の実施例について図面を参照し ながら説明する。

[第1の実施例] 図1はこの発明による半導体記憶装置 の第1の実施例であるDRAMの構造断面図である。図 1において、B. はメモリセル領域、B. は周辺回路領 域。B。はメモリセル領域B、に重なったボンデングバー ッド領域である。laはメモリセル領域B、のスイッチ ングトランジスタ、1bは周辺回路領域B、のトランジ スタ、2はポリサイド等の導電体膜で形成されたビット 線、3はスタックトキャパシタ15の下部電極、4はス タックトキャバシタ15の容量絶縁膜、5はスタックト キャパシタ15の上部電極である。

【0014】6はコンタクトホール、7aは第1レベル 配線層、8は層間絶縁膜、9はコンタクトホール、10 aは第2レベル配線層、11は層間絶縁膜、12はコン タクトホール、13aは第3レベル配線層、13bは第 50 からなる層間絶縁膜17を例えばCVD法で形成し、さ

3レベル配線層 13 a で形成されたボンデングバッド、 14は表面保護膜、16はポンデングバッド13bのコ ンタクトホール、17は暑間絶縁膜である。

【0015】同図において、第1レベル配線層?aは下ぐ 部電極3と容量絶縁膜4と上部電極5とで構成されるス タックトキャパシタ15の上部に形成されており、メモ リセル領域B、のスイッチングトランジスタlaの一部 と、周辺回路領域B、のトランジスタ1bの一部、ビッ ト線2の一部、およびスタックトキャパシタ15の上部 層10aは第1レベル配線層7aの一部に接続されてお り、第3レベル配線層13aと第3レベル配線層13a で形成されたポンデングバッド13bは、第2レベル配 線層 1 () a の一部に接続されている。

【0016】上記のDRAMは、情報を電荷の形で保持 するスタックトキャパシタ15と、その電荷を外部回路 とやりとりするためのビット線2、第1レベル配線層7 a. 第2レベル配線圏10a、第3レベル配線圏13 a.第3レベル配線層13aで形成されたボンデングパ 20 ッド13h、およびスイッチングトランジスタ1a,ト ランジスタ1bにより構成されている。

【0017】以上のように、この実施例によれば、ボン デングパッド13hを少なくとも複数のメモリセルおよ び複数のトランジスタの一部を含む領域の上部に配置で きるので、従来用いていたポンデングバッドを形成する ためのボンデングパッド領域B。をメモリセル領域 B. 、周辺回路領域B. とは別に設けることが不要にな り、このため半導体チップの小面積化が実現できる。

【0018】この実施例では、3レベルの配線層の場合 また積層形成した上下のボンデングバッド間をボンデン 30 を説明しているが、2レベル以上の配線層ならば配線層 のレベル数には関係ないことは言うまでもないことであ り、メモリセル構造や位置関係についてもこの発明の主 旨を満たす範囲で関係ないことは言うまでもないことで ある。また、この実施例では、DRAMのメモリセルを 用いているが、例えばSRAMや他のタイプのメモリセ ルでもよく、この場合ビット線に第1レベル配線層や第 2レベル配線層を用いることもできる。

> 【()()19】図2(a)~(d)はこの発明による半導 体装置の製造方法の工程断面図である。以下、図2を参 照してこの半導体記憶装置の製造方法について説明す る。まず、図2(8)に示すように、複数のメモリセル 領域B、の各々に位置する複数のスイッチングトランジ スターaと周辺回路領域B、の複数のトランジスターb を半導体基板の主面上に形成し、その上部にスイッチン グトランジスタ1aの一部に接続するビット線2を金属 やそのシリサイドまたはポリサイドを用いて写真食刻法 で形成し、スイッチングトランジスタ18の他方に接続 するスタックトキャパシタ15を下部電極3,容量絶縁 膜4および上部電極5で形成する。酸化シリコン膜など

(5)

ちに下地所定領域へのコンタクトホール6を形成し、そ の後、金属やそのシリサイドなどで第1レベル配線層7 を全面に形成し、フォトレジスト18による写真食刻法 で所定の形状に第1レベル配線層7aを形成する。

【0020】つぎに、図2(h)に示すように、第1レ ベル配線層7aの上部に例えばCVD法等で層間絶縁膜 8を形成し、つぎに層間絶縁膜8を通って第1レベル配 線層?aに接続するコンタクトホール9を写真食刻法で 形成し、その上部にスパッタ法やCVD法で形成した金 に形成し、フォトレジスト19による写真食刻法で所定 の形状に第2レベル配線層10aを形成する。

【りり21】つぎに、図2(c)に示すように、第2レ ベル配線層10aの上部に例えばCVD法で形成した酸 化シリコン膜等を用いて層間絶縁膜 1 1 を形成し、層間 絶縁膜11中に第2レベル配線層10aの所定の領域と 接続するコンタクトホール 12を写真食刻法を用いて形 成し、例えばスパッタ法や、CVD法でアルミやCu系 の金属を形成した後、第3レベル配線層13を全面に形 成し、フォトレジスト20による写真食刻法を用いて所 20 定の形状に第3レベル配線層13aおよびボンデングバ ッド13りを図2(d)に示すように形成する。

【0022】そして、従来方法と同様にして、その上部 に表面保護膜14およびボンデングバッド13b上のコ ンタクトホール16を形成する。

(第2の実施例) 図3はこの発明による半導体記憶装置 の第2の実施例であるDRAMの構造断面図である。図 3において、B, はメモリセル領域、B, は周辺回路領 域。B。はメモリセル領域B、に重なったボンデングバー ングトランジスタ、1カは周辺回路領域B。のトランジ スタ、2はポリサイド等の導電体膜で形成されたビット 線、3はスタックトキャパシタ15の下部電極、4はス タックトキャバシタ15の容量絶縁膜、5はスタックト キャパシタ15の上部電極である。

【0023】6はコンタクトホール、7aは第1レベル 配線層、8は層間絶縁膜、9はコンタクトホール、10 aは第2レベル配線層、10hは第2レベル配線層10 aで形成されたボンデングバッド、11は層間絶縁膜、 12はコンタクトホール、13aは第3レベル配線層、 13 bは第3レベル配線層13 a で形成されたボンデン グパッド、その上部が表面保護膜14である。16は上 記実施例と同様のコンタクトホール、17は層間絶縁膜 である。

【0024】同図において、第1レベル配線層?aは下 部電極3と容量絶縁膜4と上部電極5とで構成されるス タックトキャパシタ15の上部に形成されており、メモ リセル領域B、のスイッチングトランジスタlaの一部 と、周辺回路領域B,のトランジスタ1hの一部。ビッ 電極5の一部に接続されている。また、第2レベル配線 層10aおよび第2レベル配線層10aで形成されたボ ンデングパッド10hは第1レベル配線層78の一部に 接続されており、第3レベル配線層13aは第2レベル 配線層10aの一部に、また第3レベル配線層13aで 形成されたボンデングパッド13 bは第2レベル配線層 10aで形成されたボンデングパッド10hに全面で接 続されている。

【10025】上記のDRAMは、情報を電荷の形で保持 **屠やそのシリサイドなどの第2レベル配線層10を全面(10)するスタックトキャパシタ15と、その電荷を外部回路** とやりとりするためのビット線2、第1レベル配線層7 a. 第2レベル配線層IOa、第2レベル配線層IOa で形成されたポンデングバッド10b.第3レベル配線 廖13a、第3レベル配線磨13aで形成され第2レベ ル配線圏10aで形成されたボンデングパッド10bに 全面で接続するボンデングパッド13b、およびスイッ チングトランジスタ1a.トランジスタ1bにより構成 されている。

【りり26】以上のように、この実施例によれば、ボン デングパッド10h、13bを少なくとも複数のメモリ セルおよび複数のトランジスタの一部を含む領域の上部 に配置できるので、従来用いていたボンデングバッドを 形成するためのボンデングバッド領域B。をメモリセル 領域B、、周辺回路領域B、とは別に設けることが不要 になり、このため半導体チップの小面積化が実現でき る。また、ボンデングパッド10b、13bが複数レベ ルの配線層 10 a、13 a で積層形成されているため、 第1の実施例に比べてボンデングパッド10万、13万 の部分の膜厚が厚くなり、これによってボンデング時の ッド領域である。1aはメモリセル領域B,のスイッチ(30) 衝撃によって発生するボンデングバッド10b、13b の下部の層間絶縁膜8の損傷を緩和することもできる。 【0027】との実施例では、3レベルの配線層の場合 を説明しているが、3レベル以上の配線層ならば配線層 のレベル数には関係ないことは言うまでもないことであ り、メモリセル構造や位置関係についてもこの発明の主 旨を満たす範囲で関係ないことは言うまでもないことで ある。また、この実施例では、DRAMのメモリセルを 用いているが、例えばSRAMや他のタイプのメモリセ ルでもよく、この場合ビット線に第1レベル配線層等を 40 用いることもできる。

【()()28】図4(a)~(d)はこの発明による半導 体装置の製造方法の工程断面図である。以下、図4を参 照してこの半導体記憶装置の製造方法について説明す る。まず、図4 (a) に示すように、複数のメモリセル 領域B、の各々に位置する複数のスイッチングトランジ スターaと周辺回路領域B、の複数のトランジスターb を半導体基板の主面上に形成し、その上部にスイッチン グトランジスタ18の一部に接続するビット線2を金属 やそのシリサイドまたはポリサイドを用いて写真食刻法 ト線2の一部、およびスタックトキャパシタ15の上部(50)で形成し、スイッチングトランジスタ1aの他方に接続 するスタックトキャパシタ15を下部電極3、容量絶縁 膜4および上部電極5で形成する。つぎに、酸化シリコ ン膜などからなる層間絶縁膜17を例えばCVD法で形 成し、さらに下地所定領域へのコンタクトホール6を形 成し、その後、金属やそのシリサイドなどで第1レベル 配線層7を全面に形成し、フォトレジスト18による写 真食刻法で所定の形状に第1レベル配線層78を形成す る。

【0029】つぎに、図4(b)に示すように、第1レ 8を形成し、つぎに層間絶縁膜8を通って第1レベル配 線層7 & に接続するコンタクトホール9を写真食刻法で 形成し、その上部にスパッタ法やCVD法で形成した金 属やそのシリサイドなどの導電体膜を用いて第2レベル 配線層10を全面に形成し、フォトレジスト19による 写真食刻法で所定の形状に第2レベル配線層10aを形 成する。

【0030】つぎに、図4(c)に示すように、第2レ ベル配線層10aの上部に例えばCVD法で形成した酸 絶縁膜11中に第2レベル配線層10aの所定の領域と ボンデングパッド10hの全面とに接続するコンタクト ホール12を写真食刻法を用いて形成し、例えばスパッ タ法や、CVD法でアルミやCu系の金属を形成した。 後、第3レベル配線層13を全面に形成し、フォトレジ スト20による写真食刻法を用いて所定の形状に第3レ ベル配線層13aおよびボンデングバッド13bを図4 (d) に示すように形成する。

【0031】そして、従来方法と同様にして、その上部 ンタクトホール16を形成する。

[第3の実施例] 図5はこの発明による半導体記憶装置 の第3の実施例であるDRAMの構造断面図である。図 5において、B、はメモリセル領域、B、は周辺回路領 域。Baはメモリセル領域B、に重なったボンデングバ ッド領域である。laはメモリセル領域B、のスイッチ ングトランジスタ、1bは周辺回路領域B。のトランジ スタ、2はポリサイド等の導電体膜で形成されたビット 根、3はスタックトキャバシタ15の下部電極、4はス タックトキャパシタ15の容量絶縁膜、5はスタックト 40 キャパシタ15の上部電極である。

【0032】6はコンタクトホール、7aは第1レベル 配線層、8は層間絶縁膜、9はコンタクトホール、10 aは第2レベル配線層、10ヵは第2レベル配線層で形 成されたボンデングパッド、11は層間絶縁膜、12は コンタクトホール、13aは第3レベル配線層、13b は第3レベル配線層13aで形成されたボンデングパッ ド、その上部が表面保護膜14である。16は上記実施 例と同様のコンタクトホール、17は層間絶縁膜であ る。

【0033】同図において、第1レベル配線層?aは下 部電極3と容量絶縁膜4と上部電極5とで構成されるス タックトキャパシタ15の上部に形成されており、メモ リセル領域B、のスイッチングトランジスタlaの一部 と、周辺回路領域B。のトランジスタ110の一部。ビッ ト線2の一部。およびスタックトキャパシタ15の上部 電極5の一部に接続されている。また、第2レベル配線 層10aおよび第2レベル配線層10aで形成されたボ ンデングパッド10りは第1レベル配線層78の一部に ベル配線層7aの上部に例えばCVD法等で層間絶縁膜 10 接続されており 第3レベル配線層13aは第2レベル 配線層10aの一部に、第3レベル配線層13aで形成 されたボンデングパッド13万は第2レベル配線層10 aで形成されたボンデングバッド10bの周辺部で接続 されている。

10

【0034】図6にこの実施例のボンデングパッド構造 平面図を示す。(a)が第2の実施例のボンデングパッ ド構造平面図。(b) が第3の実施例のボンデングバッ ド構造平面図である。上記のDRAMは、情報を電筒の 形で保持するスタックトキャパシタ15と、その電荷を |化シリコン膜等を用いて層間絶縁膜11を形成し、層間|||20|||外部回路とやりとりするためのビット線2、第1レベル 配線層7 a、第2レベル配線層10a、第2レベル配線 屋10aで形成されたボンデングパッド10b.第3レ ベル配線層13a、第3レベル配線層13aで形成され 第2レベル配線層10aで形成されたボンデングバッド 10bにボンデングパッド10bの周辺部で接続するボ ンデングパッド13h、およびスイッチングトランジス タ1a.トランジスタ1bにより構成されている。

【0035】以上のように、この実施例によれば、ボン デングパッド10b,13bを少なくとも複数のメモリ に表面保護膜14およびボンデングバッド13b上のコー30 セルおよび複数のトランジスタの一部を含む領域の上部 に配置できるので、従来用いていたボンデングバッドを 形成するためのボンデングバッド領域B。をメモリセル 領域B、、周辺回路領域B、とは別に設けることが不要 になり、このため半導体チップの小面積化が実現でき る。また、ボンデングパッド10h、13hが複数レベ ルの配線層 10 a, 13 a で積層形成されており、また ボンデングパッド領域B、には上下のボンデングバッド 10b, 13b間にさらに層間絶縁膜11が形成されて いるため、ボンデングパッド10b、13bの膜厚が第 2の実施例に比べて厚くなり、これによってボンデング 時の衝撃によって発生するボンデングバッド10b,1 3 b の下部の層間絶縁膜8の損傷をさらに緩和すること もできる。

> 【10036】この実施例では、3レベルの配線層の場合 を説明しているが、3レベル以上の配線層ならば配線層 のレベル数には関係ないことは言うまでもないことであ り、メモリセル構造や位置関係についてもこの発明の主 旨を満たす範囲で関係ないことは言うまでもないことで ある。また、この実施例では、DRAMのメモリセルを 50 用いているが、例えばSRAMや他のタイプのメモリセ

ルでもよく、この場合ビット線に第1レベル配線層等を 用いることもできる。

【0037】図7(a)~(d)はこの発明による半導 体装置の製造方法の工程断面図である。以下、図7を参 照してこの半導体記憶装置の製造方法について説明す る。まず、図7(a)に示すように、複数のメモリセル 領域B、の各々に位置する複数のスイッチングトランジ スターaと周辺回路領域B、の複数のトランジスターb を半導体基板の主面上に形成し、その上部にスイッチン やそのシリサイドまたはポリサイドを用いて写真食刻法 で形成し、スイッチングトランジスタ1aの他方に接続 するスタックトキャパシタ15を下部電極3、容量絶縁 膜4 および上部電極5で形成する。つぎに酸化シリコン 膜などからなる層間絶縁膜 17を例えばCVD法で形成 し、 さらに下地所定領域へのコンタクトホール6を形成 し、その後、金属やそのシリサイドなどで第1レベル配 線層?を全面に形成し、フォトレジスト18による写真 食刻法で所定の形状に第1レベル配線層7gを形成す る。

【りり38】つぎに図7 (b) に示すように、第1レベ ル配線層7aの上部に例えばCVD法等で層間絶縁膜8 を形成し、つぎに層間絶縁膜8を通って第1レベル配線 層7aに接続するコンタクトホール9を写真食刻法で形 成し、その上部にスパッタ法やCVD法で形成した金属 やそのシリサイドなどの導電体膜を用いて第2レベル配 **椒層10を全面に形成し、フォトレジスト19による写** 真食刻法で所定の形状に第2レベル配線層10aを形成

【()()39】つぎに、図7(c)に示すように、第2レ 30 ベル配線層10aの上部に例えばCVD法で形成した酸 化シリコン膜等を用いて層間絶縁膜11を形成し、層間 ・絶縁膜11中に第2レベル配線層10aの所定の領域と ボンデングパッド101の周辺部とに接続するコンタク トホール12を写真食刻法を用いて形成し、例えばスパ ッタ法や、CVD法でアルミやCu系の金属を形成した 後、第3レベル配線層13を全面に形成し、フォトレジ スト20による写真食刻法を用いて所定の形状に第3レ ベル配線層13aおよびボンデングバッド13bを図7 (d) に示すように形成する。

【0040】そして、従来方法と同様にして、その上部 に表面保護膜14およびボンデングバッド13b上のコ ンタクトホール 16を形成する。以上説明した各実施例 は、図8に示すように、ポンデングパッド54を少なく とも複数のメモリセル52および複数のトランジスタ5 3の一部を含む領域の上部に配置できるので、従来用い ていたボンデングパッドを形成するためのボンデングパ ッド領域をメモリセル領域および周辺回路領域と別に設 けることが不要になり、このため半導体チップ51の小 面積化が実現できる。

【1)041】なお、この発明の主旨はメモリセルやその 周辺に形成されたの複数のトランジスタの上部に形成す る複数の配線層およびボンデングパッドに関するもので あり、メモリセルの構造や位置関係およびメモリのタイ プにより変わらないことは言うまでもないことである。

12

【発明の効果】との発明は、ボンデングパッドを少なく とも複数のメモリセルおよび複数のトランジスタの一部 を含む領域の上部に配置できるので、従来用いていたボ グトランジスタ1aの一部に接続するビット線2を金属 10 ンデングパッドを形成するためのポンデングパッド領域 をメモリセル領域および周辺回路領域と別に設けること **が不要になり、このため半導体チップの小面積化が実現** でき、その実用的効果は大きい。また、ボンデングバッ ドを複数レベルの配線層で積層形成した場合や、さらに 積層形成した上下のボンデングパッド間をボンデングパ ッド周辺部のみで接続する構造にした場合、ボンデング パッドの膜厚がさらに厚くなるのでボンデング時の衝撃 によって発生するボンデングバッド下部の層間絶縁膜の 損傷を緩和することができ、その実用的効果がさらに大 20 きくなる。

【図面の簡単な説明】

[0042]

【図1】この発明による半導体記憶装置の第1の実施例 であるDRAMの構造断面図である。

【図2】(a)~(d)はこの発明による半導体記憶装 置の製造方法の第1の実施例の工程断面図である。

【図3】この発明による半導体記憶装置の第2の実施例 であるDRAMの構造断面図である。

【図4】(a)~(d)はこの発明による半導体記憶装 置の製造方法の第2の実施例の工程断面図である。

【図5】この発明による半導体記憶装置の第3の実施例 であるDRAMの構造断面図である。

【図6】(a)は第2の実施例のポンデングパッドの構 造平面図、(b)は第3の実施例のポンデングバッドの 構造平面図である。

【図7】(a)~(d)はこの発明による半導体記憶装 置の製造方法の第3の実施例の工程断面図である。

【図8】この発明による半導体記憶装置のチップ平面図 である。

【図9】(a)、(h)は従来技術による半導体記憶装 40 置のチップ平面図である。

【図10】従来技術による半導体記憶装置の構造断面図 である。

【符号の説明】

- 1a スイッチングトランジスタ
- 1b トランジスタ
- 2 ビット線
- 3 下部電極
- 容量絶縁膜 4
- 5 上部電極
- 50 7 a 第1レベル配線層

13

[図1]

10a 第2レベル配線層 10b ボンデングパッド 13a 第3レベル配線層 13b ボンデングパッド

14 表面保護膜

*15 スタックトキャパシタ


16 コンタクトホール


B. メモリセル領域


B. 周辺回路領域

* B, ボンデングパッド領域


【図2】











[図8]











フロントページの続き

(72)発明者 今井 伸一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

(72)発明者 中田 義朗 大阪府門真市大字門真1006番地 松下電器 産業株式会社内